This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Olega serve Market

四公開特許公報(A)

平2-3244

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)1月8日

H 01 L 21/336 29/50 29/784

7638-5F

H 01 L 29/78 8422-5F

3 0 1

審査請求 未請求 請求項の数 1 (全7頁)

半導体装置の製造方法 図発明の名称

> 類 昭63-150186 ②特

U

22出 願 昭63(1988)6月20日

直 @発 明者 村

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

秀 之 児 崲 @発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

好 明 池 重 @発 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

创出 麵 人 富十通株式会社 神奈川県川崎市中原区上小田中1015番地

理人 弁理士 柏谷 昭司 砂代

外1名

1 発明の名称

半導体装置の製造方法

2 特許請求の範囲

半導体基板上にゲート絶縁膜とゲート電極とダ ミー・ゲート電極とを形成する工程と、

次いで、それらゲート電極パターンをマスクと するセルフ・アライメント方式に依る不純物のイ オン注入及び往入された不純物を活性化する為の 然処理を行ってソース領域及びドレイン領域を形 成する工程と、

次いで、それらゲート電極パターンを埋める絶 縁膜を形成してから前記ダミー・ゲート曾振のみ を除去する工程と、

次いで、前記ダミー・ゲート電極を除去した跡 に高融点金属を埋め込む工程と

を含んでなることを特徴とする半導体装置の製造 方法。

発明の詳細な説明

(概要)

縮小されたMIS (metal insula tor semiconductor)電界効果 トランジスタをもつ半導体装置を製造するのに好 適な方法に関し、

所謂、ダミー・ゲート・プロセスを探りながら、 ゲート絶縁膜は最初に形成されたままの良好な状 脇を維持できるようにすることを目的とし、

半導体基板上にゲート絶縁膜とゲート電極とダ ミー・ゲート電極とを形成する工程と、次いで、 それらゲート電極パターンをマスクとするセルフ ・アライメント方式に依る不純物のイオン注入及 び注入された不純物を活性化する為の熟処理を行 ってソース領域及びドレイン領域を形成する工程 と、次いで、それらゲート電極パターンを埋める 絶経膜を形成してから前記ダミー・ゲート電極の みを除去する工程と、次いで、前記ダミー・ゲー ト電極を除去した跡に高融点金属を埋め込む工程 とを含んでなるよう構成する。

(産業上の利用分野)

本発明は、縮小されたMIS電界効果トランジスタをもつ半導体装置を製造するのに好適な方法に関する。

半導体装置を高集積化する為には、その構成素子は縮小されなければならない。例えば、電昇効・ 果トランジスタに於いては、

- ① ゲート絶縁膜の膜厚
- ② ソース領域及びドレイン領域の深さ
- ③ ゲート電板の厚さ
- ④ チャネル長

などの値を小さくすることが必要である。

本発明では、前記②のソース領域及びドレイン 領域の深さ、及び、③のゲート電極の厚さに注目 する。

(従来の技術)

従来、ソース領域及びドレイン領域などの尊電 領域を形成する不純物導入には、良好な制御性、 良好な均一性などの点から、不純物をイオン化し て半導体基板に注入する、所謂、イオン注入法が

本発明者等は、このような問題を解消する為、 ダミー・ゲート・プロセスと呼ばれる技法を開発 した。

即ち、MIS電界効果トランジスタがで高い、MIS電界効果トランジスタがしているののしていたのののしているのがで高い、MIDで高い、MIDで高い、MIDで高い、MIDで高い、MIDで高い、MIDであるのでは、MID

このようにすると、高融点金属ゲート電極は高 温の熱処理に曝されることはないから、下地から 採用されている。

この場合、ゲート電極をマスクとするセルフ・アライメント方式を採ることが多い。 ところが、ゲート電極が薄い場合、イオンがゲート電極を突き抜け、その下地のゲート組繰膜に達して耐圧を劣化させる旨の問題がある。

剝がれるなどの虞は皆無となる。

(発明が解決しようとする課題)

前記改良された従来技術に依ると、高融点金属 ゲート電極の変質を抑止する点では、かなりの好 成績をおさめることができた。

然しながら、その手段には未だ問題が残ること が判った。

即ち、当初に作成したダミー・ゲート電極を除去する際、ゲート絶縁膜がかなりのダメージを受けることである。

本発明は、所謂、ダミー・ゲート・プロセスを 保りながら、ゲート絶縁膜は最初に形成されたま まの良好な状態を維持できるようにする。

(課題を解決するための手段)

第1図及び第2図は本発明の原理を説明する為の工程要所に於ける半導体装置の要部切断側面図を表し、以下、これ等の図を参照しつつ解説する。第1図参照

(I) シリコン半導体基板 I 上の能動素子形成領域 に S i O 2 からなるゲート組縁膜 6、例えば不 純物含有多結晶シリコンを材料とする第一層目のゲート電極7、例えば窒化チタン (TiN)からなるエッチング停止膜8、例えば多結晶シリコンを材料とするダミー・ゲート電極9を形成する。

(2) 不純物イオンを注入してソース領域10及び ドレイン領域11を形成し、熱処理を行って不 純物の活性化をする。

第2図参照

- (3) 第一層目のゲート電極 7、エッチング停止膜 8、ダミー・ゲート電極 9 を例えば S ! O z か らなるサイド・ウォール 1 2、例えば S i O z からなる層間絶縁膜 1 4 で埋め込んでから、ダ ミー・ゲート電極 9 を除去する。
- (4) ダミー・ゲート電極9を除去した跡にタング ステン (W) など高融点金属からなる第二層目 のゲート電極15を形成する。尚、13は高融 点金属シリサイド膜であるが、これは必須では ない。

この後、第二層目のゲート電極15上には、例

えばアルミニウム(A 4)などからなるゲート電極・配線などを形成するものである。

このように、本発明では、ゲート絶縁膜6上の第一層目のゲート電極7は形成したままの状態で残されるので、ゲート絶縁膜6がダメージを受けることはなく、また、ダミー・ゲート電極9を除去する際のエッチングはエッチング停止膜8に依って自動的に停止されるから、その制御は必要としない。

成する工程と、次いで、それらゲート電極パターンを埋める絶縁膜(例えばサイド・ウォール12及び層間絶縁膜14)を形成してから前記ダミー・ゲート電極のみを除去する工程と、次いで、前記グミー・ゲート電極を除去した跡に高融点金属(例えばW膜15)を埋め込む工程とを含んでなるよう構成する。

(作用)

前記手段を探ることに依り、ゲート絶縁膜はゲート絶縁膜を探ることに依り、ゲート絶縁膜はたるがった機関を積層が成しらものがが、一般である。などはないでは、いるのでははない。などのでははないである。などのでははないでははないでははないであるなどのはないではない。などのではないというではないであるなどのは域を形成しているのではがきー・ゲート電極が存在しているのでははダミー・ゲートであることにはがあるからにはダミー・ゲートであることにはないでははが存在しているのでははダミー・ゲートであることにはダミー・ゲートであることにはないであることにはないである。

純物イオンがゲート電極を突き抜ける成はない。 (実施例)

第3図乃至第12図は本発明一実施例を解説する為の工程要所に於ける半導体装置の要部切断側面図を表し、以下、これ等の図を参照しつつ説明する。尚、第1図及び第2図に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。尚、ここでは、サリサイド(sell-aligned sillicide:SALICIDE)構造をもつMIS電界効果半導体装置を対象としたが、これに限定されるものではない。

第3図参照

(I) 然酸化法を適用することに依り、 p型シリコン半導体基板1に厚さ例えば200(A)程度のSiOz膜2を形成する。このSiOz膜2は、この上に形成する耐酸化性マスクである窒化シリコン(Si 3 N 4)膜とシリコン半導体基板1との間に生成される応力を緩和する。

ļ

第4図参照

- (2) C V D 法を適用することに依り、厚さ例えば 1500 (人) 程度のSi n N n 限 3 を形成し、 適常のフォト・リソグラフィ技術を適用するこ とに依り、Si n N n 限 3 のパターニングを行って能動素子形成領域を覆うもののみを残して 他は除去する。
- (3) イオン注入法を適用することに依り、例えば 硼素 (B) イオンを高濃度に打ち込み、p * 型 チャネル・カット領域 4 を形成する。

第5図参照

- (4) 温性酸化雰囲気中で熱処理を行ってSiOz からなる素子間分離絶縁膜5を形成する。
- (5) 耐酸化性マスクとして使用したSi3N4腹 3及び緩衝膜として使用したSiO2膜2を除去し、シリコン半導体基板1の能動素子形成領域を表出させる。

第6図参照

(6) C V D 法を適用することに依り、厚さ例えば500 (A) 程度の不純物合有多結晶シリコン

からなるゲート電極膜を形成し、次いで、スパッタリング法を適用することに依り、厚さ例えば300(人)程度のTiNからなるエッチング停止膜8を形成し、次いで、CVD法を適用することに依り、厚さ例えば2000(A)程度の多結晶シリコンからなるグミー・ゲート電極膜を形成する。

(7) 通常のフォト・リソグラフィ技術を適用することに依り、前記ゲート電極膜、エッチング停止膜、ダミー・ゲート電極膜のパクーニングを行ってゲート電極7、ゲート電極形状のエッチング停止膜8、ダミー・ゲート電極9を形成する

第1図参照

(8) イオン注入法を適用することに依り、ドーズ 量を例えば 4 × 1 0 ¹³ (cm⁻²)、加速エネルギ を例えば 6 0 (KeV)として牌 (P) イオン の打ち込みを行って n ⁻ 型ソース領域 1 0 並び に n ⁻ 型ドレイン領域 1 1 をセルフ・アライメ ント方式で形成する。

黑卷图8 栗

- (9) C V D 法を適用することに抜り、厚さ例えば 2 0 0 0 (A) の S 1 O 2 膜を形成し、次いで、エッチング・ガスを C F 4 + H 2 とする反応性イオン・エッチング (r e a c t i v e i o n e t c h i n g: R [E) 法を適用することに依り、前記 S i O 2 膜の異方性エッチングを行ってサイド・ウォール 1 2 を形成する。
 - COM イオン注入法を適用することに依り、ドーズ 量を例えば 4 × 1 0 ¹⁵ (cm⁻²) 、加速エネルギ を例えば 7 0 (KeV) として砒素 (As) イ オンの打ち込みを行って n * 型ソース領域 1 0 ′ 及び n * 型ドレイン領域 1 1 ′を形成する。
 - QU RTA (rapid thermal anneal) 法を適用することに依り、工程(8)及びGPでイオン注入されたPイオン及びAsイオンの活性化を行う。

これに依って、n ⁻ 型ソース領域 1 0 並びに
n ⁺ 型ソース領域 1 0 ′、n ⁻ 型ドレイン領域
1 1 並びに n ⁺ 型ドレイン領域 1 1 ′ は実際に

動作し得るものとなる。

CD スパッタリング法を適用することに依り、厚さ例えば400(A)のTi膜を形成し、次いで、RTA法を適用することに依り、然処理を行ってTiとシリコンとを反応させ、チタン・シリサイド(TiSiz)膜13を形成する。この場合、TISiz膜13は、サイド・ウォール12が存在していることから、ダミー・ゲート電極9、ソース領域10、ドレイン領域11の上のみに生成される。

第9図参照

C3 C V D 法を適用することに依り、できる限りの低温で厚さ例えば 4 0 0 0 (A) の S i O z 膜 1 4 を形成する。尚、このような C V D 法に依る S i O z 膜でなく、スピン・オン・グラス (spin on glass: SOG) 膜を利用しても良い。

ここで形成される SiOz 腹14 等は表面の 凹凸が吸収されて平坦になる程度に厚く形成す ることが必要である。

特閒平2-3244(5)

CO エッチング・ガスをCF 4 + H 2 とするR 「 E 法を適用することに依り、S i O 2 膜 1 4 の エッチ・バックを行ってダミー・ゲート電極 9 の表面を覆っているT i S i 2 膜 1 3 を表出さ せる。

第10回参照

- GS 例えば 1 ~ 2 (%) 程度に希釈されたフッ化 水素酸をエッチャントとする浸漬法を適用する ことに依り、ダミー・ゲート電極 9 を覆っている TiSiz 膜 1 3 を除去し、次いで、エッチング・ガスを CF4 + Oz とは なり、グミー・ゲート 電極 9 をエッチングして除去する。 尚 で このエッチングは TiNからなるエッチング停止 膜 8 の表面で自動的に停止する。
- (6) 通常のフォト・リソグラフィ技術に於けるレジスト・プロセス及びエッチング・ガスをCF 4 + H 2 とするRIE法を適用することに依り、SiO2膜I4の選択的エッチングを行ってソース電極コンタクト窓及びドレイン電極コンク

クト窓を形成する。尚、この場合のエッチング はTiSi2膜13で自動的に停止する。

第11図参照

07 例えばアセトン中に浸漬するなどして電極コンタクト窓を形成する為のマスクに用いたフォト・レジスト膜を除去し、次いで、 C V D 法を適用することに依り、各電極コンタクト窓内に厚さ例えば 500 (A)のW膜15を選択成長させる。

第12図参照

CQ スパッタリング法及び通常のフォト・リングラフィ技術を適用することに依め、例えば A & からなるソース電極・配線 1 6 S、ドレイン程極・配線 1 6 D、ゲート電極・配線 1 6 Cを形成する。

前記のようにして製造したMIS電界効果半導体装置に於けるゲート絶縁膜Gはゲート電極7となる不純物含有多結晶シリコンからなるゲート電極限を形成したときの状態をそのまま維持していること、また、選択成長されたW膜15は不純物

活性化の高温熱処理は受けないで見られるサリサイド構造のMIS電界効果半導体を設置のみならり、 は、 する は、 する は、 する は、 ででは、 が料に、 が出し、 が出し、 がれば、 がいったが、 ない、 でいたが、 ない、 がいたが、 ない、 がいたがいたが、 ない、 でいまた、 前記説明に、 がいまいて、 でいまた、 前記説明に、 でいまいて、 でいまいて、 前記説明に、 そのシリサイドであって、 でいまい、 そのシリサイドである。

(発明の効果)

本発明に依る半導体装置の製造方法に於いては、 ゲート絶縁膜上に形成するゲート電極パターンを 直の電極とダミーの電極とを積層して構成し、 そ れ等の電極をマスクとするセルフ・アライメント 方式でソース領域及びドレイン領域を形成し、 そ の後、ダミーの電極を除去し、 その跡に高融点金 属を埋め込むようにしている。


4 図面の簡単な説明

第1図並びに第2図は本発明の原理を説明する 為の工程要所に於ける半導体装置の要部切断側面 図、第3図乃至第12図は本発明一実施例を説明 する為の工程要所に於ける半導体装置の要部切断 側面図をそれぞれ表している。

特別平2-3244(6)


図に於いて、1はp型シリコン半導体基板、4はp * 型チャネル・カット領域、5はフィールド 組縁膜、6はゲート絶縁膜、7はゲート電極、8 はエッチング停止膜、9はダミー・ゲート電極、 10はn - 型ソース領域、11はn - 型ドレイン 領域、12はサイド・ウォール、13はTiSi2 膜、14は層間絶縁膜、15はW膜、16Sはソース電極・配線、16Dはドレイン電極・配線、16Gはゲート電極・配線をそれぞれ示している。

> 特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 渡 邊 弘 一



本発明の原理を説明する為の工程要所 に於ける半導体装置の要部切断側面図

第 | 図



本発明の原理を説明する為の工程要所に於ける半導体装置の要部切断側面図

第 2 図




一実施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図

5-4

一実施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図


第5図






一実施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図

第 4 図




一実施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図 第6図

特開平2-3244(フ)




一実施例を説明する為の工程要所に だける半導体装置の要部切断側面図

第 9 図




一类施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図

第7図




一実施例を記明する為の工程要所に 於ける半導体装置の要部切断側面図

第8図




一実施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図

第10図



一実施例を説明する為の工程要所に だける半導体装置の要部切断側面図

第||図



一実施例を説明する為の工程要所に 於ける半導体装置の要部切断側面図

第12図

THIS PACK BLANK USPTO,